VHDL projects for Entwurf digitaler Systeme 1
VLSI Design Module - Laboratory Exercises
Arbeitskopie
RISCV Prozessor auf dem Terasic DE1 Board für Franz!
Arbeitskopie vom EDS1 Repository
Arbeits repository von eds1
Team 3D. EDS1 Praktikum
Demo repo for learning
The git demo repository for the tutorial
